1.Pentium 4 HT（NetBurst）和Core i7（Nehalem）中的超线程技术一样吗？
Intel的超线程技术在2002年2月发布的志强处理器中首次出现，并在同年12月发布的Pentium 4 HT中同样加入了这一技术[1]。关于此时的Intel的超线程技术的论文比较多，比如(Deborah T. Marr et al, 2002)[2]。论文中提到，architecture state在各个逻辑线程中是独立存在的，而其余几乎所有资源都是共享的。Architecture state主要包括的是各种寄存器，例如通用寄存器、控制寄存器CR以及APIC寄存器等；而共享的包括缓存、执行部件、分支预测、控制逻辑以及总线。
而后来在Nehalem核心（Core i7）中重新回归的超线程技术，我没有找到官方详细的论文。不过找到了一个德克萨斯A&M大学博士生的论文，关于Nahalem核心的[3]。文中同样提到：对于同一个物理核上的逻辑核心，它们之间
- 独立：寄存器状态、返回栈缓冲（用于预测函数返回指令）、指令TLB（用于加速虚拟地址与物理地址的转换）
- 分隔（静态划分）：各种缓冲
- 竞争共享：分为SMT-sensitive 和SMT-insensitive。保留栈（用于实现乱序执行）、数据TLB、二级TLB等属于SMT-sensitive，所有执行单元均为SMT-insensitive。
以及共享Cache。
所以结构上看，基本一致。
两篇论文中都有提到CPU的Pipeline（流水线结构）。当Nehalem开启超线程时，将从两个线程中取指令，之后送入后端乱序执行引擎执 行。而[1]中提到得Pentium 4在开启超线程后的做法则更为详细：两套指针分别记录两个线程的PC，解码后存入Execution Trace Cache（其为一级指令缓存的主要部分）。两个线程再按照时钟周期依次访问这个Cache。如果有一个线程stall住了，则另一个随意用。
大致来看，主要步骤基本相同。不过细节不太清楚。
2.什么是超线程？
超线程（即Simultaneous multithreading[4]）属于线程级并行方法。在说超线程技术（多线程技术）之前，我们先来看一下超标量技术。
超标量技术是一种指令级并行技术，具备超标量特性的CPU具有同时发射多条指令的能力，这样CPU就可以充分利用各种执行部件。举例来说，如果单发 射一条加法指令，那么在执行过程中只有加法部件（或算数计算部件）被利用起来；如果我有两条指令：add R1, R2; shr R3, 3（加法和右移），如果两条指令同时执行，那么加法部件和移位部件就同时利用起来了。
然而能够同时执行的前提是：两条指令之间不能有相关性。例如第一条指令需要写R1，第二条指令需要读R1，那么这两条指令无法同时执行。由此即诞生出了乱序执行（Out of Order）技术：如果第三条指令与前两条指令没有相关性，则可以先执行第三条指令。
超线程技术则可以更加充分地利用执行部件：同时执行两条线程，进一步降低了指令之间的相关性。同时，如果一个线程需要访存（意味着大量的时钟周期可能被浪费）、或是分支预测失败（意味着需要清空流水线），超线程的优势就更明显了。
然而对于超线程技术的优劣则有激烈的讨论，主要集中在性能的提升的同时芯片面积与功耗等也在增加，这样的trade-off是否合适。
3.关于超线程技术消失又重现
Pentium Pro、Pentium 2、Pentium 3所使用的架构均为P6架构，Pentium 4使用Netburst架构，后续的Core 2使用的是Core架构，从Core i系列开始进入Nehalem/Sandy Bridge架构等[5]。
然而，NetBurst是相对独立的一个架构，让人记忆深刻的就是超长的流水线和相当高的频率。而Core架构是基于P6的变种Pentium M的架构改进而来的。在Intel的一个Slides中也可以得知，NetBurst和P6的Pipeline差异较大，Nehalem的基础需要在二者 中做出选择。而最后做出让多线程回归的决定，也是一种“抉择”[6]。
Reference
- Hyper-threading
- Marr D, Binns F, Hill D L, et al. Hyper-Threading Technology Architecture and Microarchitecture[J]. Intel Technology Journal, 2002, 6(1):1.
http://www.cs.sfu.ca/~fedorova/Teaching/CMPT886/Spring2007/papers/hyper-threading.pdf - Thomadakis M E. The Architecture of the Nehalem Processor and Nehalem-EP SMP Platforms[J]. Jfe Technical Report, 2011.
http://sc.tamu.edu/systems/eos/nehalem.pdf - Simultaneous multithreading
- Nehalem (microarchitecture) P6 (microarchitecture) Intel Core (microarchitecture)
- http://web.stanford.edu/class/ee380/Abstracts/100217-slides.pdf